OpenAI afirma que su nuevo chip supera a sistemas de Nvidia en pruebas de IA

OpenAI presentó Jalapeño, su primer chip de inferencia de diseño propio , con resultados que, según afirma, lo sitúan por encima de los aceleradores disponibles en el mercado en dos métricas centrales: eficiencia energética y velocidad de respuesta.

La compañía lo evaluó con tres modelos públicos de gran escala y obtuvo ventajas que van desde 1,5 hasta más de cuatro veces en distintas condiciones de uso.

Las pruebas se realizaron sobre los modelos GPT-OSS 120B, DeepSeek R1 670B y Kimi K2.5 1T, y los resultados se midieron con el benchmark público InferenceX de SemiAnalysis.

Según la empresa, Jalapeño entregó entre 1,5 y 1,9 veces más trabajo de IA por vatio en rendimiento máximo sostenido, y redujo la latencia de extremo a extremo entre 1,7 y 3,6 veces frente a chips de Nvidia como el GB300 y GB200 .

Para cargas de trabajo altamente interactivas, la diferencia llegó a 4,1 veces en rendimiento .

Un diseño que elimina la disyuntiva entre velocidad y eficiencia La arquitectura de Jalapeño parte de una premisa técnica concreta: los chips de inferencia convencionales suelen estar optimizados para una sola fase del proceso , lo que obliga a elegir entre mayor rendimiento o menor latencia.

OpenAI apostó por integrar ambas capacidades en un único diseño.

La inferencia de modelos de lenguaje tiene dos etapas diferenciadas.

La primera, llamada prefill, consiste en procesar el texto que introduce el usuario y es intensiva en cómputo.

La segunda, conocida como decode, genera la respuesta token por token y depende en mayor medida del ancho de banda de memoria.

Jalapeño fue concebido para gestionar las dos fases dentro de la misma arquitectura, sin sacrificar ninguna.

Para lograrlo, el chip mantiene el estado del modelo — incluida la caché de clave-valor — cerca de los recursos de procesamiento que la necesitan.

Esa proximidad reduce los tiempos de espera asociados al movimiento de datos dentro del sistema.

Redes integradas para reducir cuellos de botella Otro elemento del diseño es la integración del sistema de red directamente en la arquitectura del chip .