Samsung prepara nova geração de HBM com empilhamento 3D para acelerar IA

A Samsung apresentou no Hot Chips 2026 o zHBM , arquitetura que empilha a memória diretamente sobre o processador em vez de posicioná-la ao lado.

A mudança encurta o caminho que os dados percorrem e, segundo a empresa, entrega 230% mais banda e 70% mais eficiência energética que uma pilha HBM4e.

A proposta ataca o gargalo que hoje limita aceleradores de inteligência artificial .

Não adianta somar poder de cálculo se os dados não chegam ao processador na velocidade necessária, e a distância física entre memória e chip é parte do problema.

Reprodução/TrendForce O que muda no empilhamento No arranjo atual, as pilhas de HBM ficam ao lado do chip lógico , conectadas por um intermediário chamado interposer.

Os dados precisam sair da memória, atravessar essa ponte e só então chegar ao processador.

O zHBM elimina o trajeto lateral colocando a memória verticalmente sobre o acelerador .

Caminho menor significa menos energia gasta para mover cada bit, e é daí que sai boa parte do ganho de eficiência anunciado.

“São 70% mais eficiência energética e 230% mais banda de DRAM que uma pilha HBM4e.” Para viabilizar o projeto, a Samsung trabalha em duas técnicas de empacotamento avançado.

A WoW , de wafer sobre wafer, e a HCB , de ligação híbrida, ambas voltadas a alcançar densidade altíssima de conexões entre as camadas e formar o que a empresa descreve como um projeto unificado de SoC e DRAM.

Reprodução/TrendForce Os números prometidos A comparação mais pertinente não é com o padrão atual, e sim com a geração que ainda nem existe.

A Samsung fala em cerca de oito vezes o desempenho do HBM5 , memória que sequer tem data de produção definida: Métrica Ganho anunciado Banda de DRAM 230% maior que uma pilha HBM4e Eficiência energética 70% superior Desempenho ante o HBM5 Cerca de 8 vezes Empacotamento Wafer sobre wafer e ligação híbrida Importante filtrar que as medições são da própria Samsung, apresentadas em conferência técnica, sem validação independente e sem produto em linha de produção.

O calor é o problema que sobra Empilhar memória sobre um acelerador cria uma dificuldade física que a arquitetura lateral não tem.

O chip lógico é a peça que mais aquece em um sistema desses, e colocar DRAM logo acima significa cozinhar a memória com o calor de baixo.