"대만 TSMC, 1.6나노칩 개발 성공…올해 4분기 양산"

(타이베이=연합뉴스) 김철문 통신원 = 세계 최대 반도체 위탁생산(파운드리) 업체인 대만 TSMC가 1.6나노(nm·10억분의 1m) 공정 칩 개발에 성공했다고 자유시보 등 대만언론이 20일 소식통을 인용해 보도했다.

해당 소식통은 TSMC가 업계 최고의 웨이퍼 후면전력공급(BSPDN) 기술인 슈퍼 파워 레일(SPR)을 채택한 옹스트롬(Å·100억분의 1ｍ)급 A16(1.6나노)을 성공적으로 개발하고 검증을 완료했다면서 이같이 밝혔다.

그는 TSMC가 SPR을 통해 전력 공급망을 기존의 웨이퍼 전면이 아닌 후면으로 분리 배치해, VB(Vertical Backside Contacts)를 통해 전력을 각각의 트랜지스터의 소스 및 드레인 영역에 직접 공급한다고 설명했다.

이어 이를 통해 데이터가 오가는 신호 배선과 전력 배선 간의 병목현상 등을 없애 전력 효율과 성능의 극대화에 나섰다고 덧붙였다.

TSMC는 또 웨이퍼 전면의 게이트 구조, 소자 크기 및 레이아웃 면적에 대한 변동을 최소화해 기존 웨이퍼 설계와의 호환성을 유지했다고 소식통은 전했다.

이어 A16은 TSMC의 2나노 개량형인 N2P 공정 대비 속도는 8∼10% 빠르고, 전력 소비는 15∼20% 줄였으며, 칩 집적도는 8∼10% 향상된 것으로 알려졌다고 설명했다.

그러면서 완전한 노드 전환 기반의 차세대 첨단 실리콘 기술인 A14(1.4나노)의 개발을 위한 중간 단계인 A16 공정 기술의 개발 성공 덕택에 A14의 2028년 양산 계획이 순조롭게 진행될 것으로 내다봤다.

앞서 대만 TSMC 이사회는 지난 11일 첨단 공정과 패키징 등에 294억4천250만 달러(약 41조원)에 달하는 자본지출 계획을 승인했다.

한편 대만 언론은 소식통을 인용해 TSMC의 첨단 패키징 기술인 '칩 온 웨이퍼 온 서브스트레이트'(CoWos) 생산능력의 부족으로 인해 일부 패키징 주문이 인텔의 말레이시아 공장으로 협력 차원에서 이관됐다고 전했다.

이에 대해 류페이전 대만경제연구원(TIER) 연구원은 전체 산업망이 점차 고도화된 전문화와 지역화 측면에서 상호 보완으로 나아감에 따라 과거 승자 독식에서 벗어나 AI 시장의 확대를 위해 함께 나아갈 것으로 내다봤다.

한 전문가는 AI 수요의 급증으로 인해 반도체 관련 기업들이 과거 주문서 쟁탈전에서 점차 경쟁하면서도 협력하는 새로운 국면으로 전환하는 것을 보여주고 있다며, TSMC가 첨단 공정을 책임지고 다른 업체들이 후공정 패키징 분야를 담당하는 새로운 분업 방식을 통해 지정학적 위험을 분산시킬 것으로 전망했다.

제보는 카카오톡 okjebo <저작권자(c) 연합뉴스, 무단 전재-재배포, AI 학습 및 활용 금지> 2026/08/20 12:19 송고 2026년08월20일 12시19분 송고